PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-036762

(43)Date of publication of application: 02.02.2000

(51)Int.CI.

H03M 13/23

(21)Application number: 10-203590

(71)Applicant:

NEC CORP

(22)Date of filing:

17.07.1998


(72)Inventor:

TODOROKI TOSHIYA

(54) VITERBI DECODING METHOD AND VITERBI DECODER

PROBLEM TO BE SOLVED: To enable a viterbi decoder which decodes packet data to correctly decode the final part of last packet data, even when next packet data are inputted right after the last packet data.

SOLUTION: A selector 11 is provided, which switches a receive signal synchronized with receive packet data and a high-speed clock faster than the receive clock. While packet data are being received, the selector 11 supplies the receive clock to a branchmetric generator 4, an ACS circuit 5, a pathmetric register 6, a bus memory 7, and a traceback circuit 8, and after the reception of the packet data has been completed, the highspeed clock is supplied to the branchmetric generator 4, ACS circuit 5, pathmetric register 6, and bus memory 7.



LEGAL STATUS

[Date of request for examination]

17.07.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3196835

[Date of registration]

08.06.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-36762 (P2000-36762A)

(43)公開日 平成12年2月2日(2000.2.2)

(51) Int.Cl.7

識別配号

FΙ

テーマコート*(参考) 5 J O 6 5

H 0 3 M 13/23

H03M 13/12

審査請求 有 請求項の数8 OL (全 12 頁)

(21)出願番号

特顧平10-203590

(22)出顧日

平成10年7月17日(1998.7.17)

(71)出蹟人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 森 俊哉

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100070219

弁理士 若林 忠 (外4名)

Fターム(参考) 5J065 AA01 AB01 AC01 AD10 AE06

AF01 AG05 AH02 AH06 AH09


AH15 AH23

(54) 【発明の名称】 ビタビ復号法及びビタビ復号器

(57)【要約】

【課題】パケットデータを復号するビタビ復号器において、前のパケットデータに引き続いてすぐに次のパケットデータが入力する場合であっても、前のパケットデータの最後の部分を正しく復号できるようにする。

【解決手段】受信パケットデータに同期した受信クロックとこの受信クロックより速い高速クロックとを切り替えるためのセレクタ11を設け、セレクタ11により、パケットデータの受信中は、ブランチメトリック生成器4、前ACS回路5、パスメトリックレジスタ6、パスメモリ7及びトレースバック回路8に受信クロックを供給し、パケットデータの受信が終了した後は、ブランチメトリック生成器4、ACS回路5、パスメトリックレジスタ6及びパスメモリ7に高速クロックを供給するようにする。



【特許請求の範囲】

【請求項1】 受信データを入力し、前記受信データからプランチメトリックを生成し、前記プランチメトリックに対してACS処理を実行して複数状態のパスメトリック値及び選択情報を生成し、前記選択情報を蓄積し、最大の前記パスメトリック値に基づいて最尤パスを決定し、前記決定された最尤パスに基づき、前記蓄積した選択情報を過去に向かってたどり復号データを出力するビタビ復号法において、

前記受信データがパケットデータであり、

前記パケットデータの受信中は、当該パケットデータに 同期した第1の動作クロックに基づいて、前記プランチ メトリックの生成、前記ACS処理、前記最尤パスの決 定及び前記復号データの出力を実行し、

前記パケットデータの受信が終了した時点で、前記第1の動作クロックより速い第2の動作クロックに切り替え、前記第2の動作クロックに基づいて、前記ブランチメトリックの生成、前記ACS処理及び前記最尤パスの決定を実行することを特徴とするビタビ復号法。

【請求項2】 前記パケットデータの受信が終了した時点で、ターミナルデータを前記受信データの後に入力する請求項1に記載のビタビ復号法。

【請求項3】 前記パケットデータの受信が終了した後、前記第2の動作クロックの1周期ごとにその時点での最尤パスが前記ターミナルデータに対応するものであるかを調べ、前記ターミナルデータに対応するものであるときに前記最尤パスに連なる系列の選択情報を過去に向かってたどり復号データとして出力する、請求項2に記載のビタビ復号法。

【請求項4】 受信データとターミナルデータを切り替えて出力する第1のセレクタと、

前記第1のセレクタの出力が入力し前記入力データの確からしさを求めるブランチメトリック生成器と、

生き残りパスの累積メトリックを格納するパスメトリックレジスタと、

シンボル時刻ごとに、前記プランチメトリック生成器の 出力と前記パスメトリックレジスタの出力に基づいてA CS処理を実行し、複数状態のパスメトリック値及び選 択情報とを出力するACS回路と、

前記複数状態のパスメトリック値から最大のパスメトリック値を有する最尤パスを検出する最尤パス状態検出器と、

シンボル時刻ごとに、前記複数状態の選択情報を格納するパスメモリと、

(gーf)シンボル時刻ごとに、前記最尤パスに基づいて、gシンボル時刻だけ前記パスメモリを過去に向かってたどっていき、最後に到達したビットから(gーf)ビットを復号データとして出力するトレースバック回路と、を有し、

前記受信データがパケットデータであり、

前記パケットデータの受信中は前記第1のセレクタによって前記パケットデータを選択するとともに、前記パケットデータに同期した第1の動作クロックによって前記プランチメトリック生成器、前記ACS回路、前記パスメトリックレジスタ、前記パスメモリ及び前記トレースバック回路を駆動し、

前記パケットデータの受信が終了した時点で前記第1の セレクタが前記ターミナルデータ側に切り替えられ、 前記パケットデータの受信が終了した後は、前記第1の 動作クロックより速い第2の動作クロックによって前記 ブランチメトリック生成器、前記ACS回路、前記パス メトリックレジスタ及び前記パスメモリを駆動する、ビ タビ復号器。

【請求項5】 第1の動作クロックと第2の動作クロックとを切り替える第2のセレクタと、

パケット開始パルスの入力に応じて、前記第1のセレクタが前記受信データを選択し前記第2のセレクタが前記第1の動作クロックを選択し、パケット終了パするの入力に応じて、前記第1のセレクタが前記ターミナルデータを選択し前記第2のセレクタが前記第2の動作クロックを選択するように、前記第1のセレクタ及び前記第2のセレクタを制御する制御回路と、をさらに備える請求項4に記載のビタビ復号器。

【請求項6】 前記パスメモリが、(f+g)時刻分の前記選択情報を格納するリングメモリである請求項4または5に記載のビタビ復号器。

【請求項7】 前記パケットデータの受信が終了した 後、前記最尤パス状態検出器が前記第2の動作クロック の1周期ごとにその時点での最尤パスが前記ターミナル データに対応するものであるかを調べ、前記ターミナル データに対応するものであるときに前記トレースバック 回路が前記最尤パスに連なる系列の選択情報を過去に向 かってたどり復号データとして出力する、請求項4乃至 6いずれか1項に記載のビタビ復号器。

【請求項8】 受信データとターミナルデータを切り替 えて出力するセレクタと、前記セレクタの出力が入力し 前記入力データの確からしさを求めるブランチメトリッ ク生成器と、生き残りパスの累積メトリックを格納する パスメトリックレジスタと、シンボル時刻ごとに、前記 プランチメトリック生成器の出力と前記パスメトリック レジスタの出力に基づいてACS処理を実行し、複数状 態のパスメトリック値及び選択情報とを出力するACS 回路と、前記複数状態のパスメトリック値から最大のパ スメトリック値を有する最尤パスを検出する最尤パス状 態検出器と、シンボル時刻ごとに、前記複数状態の選択 情報を格納するパスメモリと、(g-f) シンボル時刻 ごとに、前記最尤パスに基づいて、gシンボル時刻だけ 前記パスメモリを過去に向かってたどっていき、最後に 到達したビットから(gーf) ビットを復号データとし て出力するトレースパック回路と、を有するビタビ復号

器において、

前記受信データがパケットデータであり、

前記パケットデータの受信中は前記セレクタによって前記パケットデータが選択され、前記パケットデータの受信終了に応じて前記セレクタが前記ターミナルデータ側に切り替わるともに前記プランチメトリック生成器がターミナルデータに対応するプランチメトリックを設定

前記パスメモリが、(2f+g)時刻分の前記選択情報 を格納するリングメモリであるビタビ復号器。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ビタビ復号法及び ビタビ復号器に関する。

[0002]

【従来の技術】デジタル伝送における誤り訂正法として、畳み込み符号の最尤復号法の一例であるビタビ復号法(例えば、G. D. Forney Jr., "The Viterbi algorit hm", Proceeding of IEEE, vol. 61, pp. 268-278, Mar. 1973を参照)があり、広く使用されている。ビタビ復号法による復号器をビタビ復号器という。

【0003】ところで、デジタル伝送の一形態として、送信すべきデータを所定のビット長(ワード長)のパケットに分解し、パケットを単位として伝送するパケット通信がある。パケット通信では、順番に送出された2つのパケットが受信側で受信されるときのパケット間の時間間隔は、一般に不定である。衛星通信や携帯電話のような移動体通信の分野においては、パケット通信用の誤り訂正に、ビタビ復号器を使用している。以下、従来のビタビ復号器をパケット動作で使用した場合の処理について検討する。図9は、パケットデータ処理用の従来のビタビ復号器の構成を示すブロック図である。ここでは、ビタビ復号器に入力する受信軟判定Pデータ、受信軟判定Qデータは、それぞれ3ビットであるとする。

【0004】図9に示す従来のビタビ復号器59は、受 信軟判定Pデータ及び受信軟判定Qデータをそれぞれ入 力する入力端子1, 2と、入力した受信軟判定Pデータ 及び受信軟判定Qデータの組と"000"データの組と を切替えるセレクタ3と、セレクタ3の出力と各送信デ **ータを比べてセレクタ3の出力の確からしさを求めるブ** ランチメトリック生成器4と、生き残りパスの累積メト リックを格納するパスメトリックレジスタ6と、ブ<u>ラン</u> チメトリック生成器4の出力とパスメトリックレジスタ 6の出力に基づいてシンボル時刻ごとにn状態(nは2 以上の整数)のパスメトリック値とn状態の選択情報 (技値) とを出力するACS回路5と、シンボル時刻ご とにACS回路5が出力するn状態の選択情報を格納す るパスメモリ7と、シンボル時刻ごとにACS回路5が 出力するn状態のパスメトリック値の中から最大のパス メトリックを持つ状態番号を求める最大パス状態検出器

9と、パスメモリ7内のデータに対してトレースバック 処理を行い、得られた結果を復号データとして出力端子 1.6から出力するトレースバック回路4.8と、このピタ ビ復号器59全体の制御を行う制御回路50と、を備え ている。セレクタ3に入力する "0.0.0" データは、パ ケットデータが最後まで入力した後に、そのパケットデ ータを復号しつつ、ビタビ復号器59内の各回路をパケ ットデータが入力する前の状態に戻すためデータ(ター ミナルデータ)であり、ここでは3ビットの軟判定デー タがビタビ復号器59に入力することなっているから、 3ビットの"0" (2進表示) からなるデータである。 【0005】ここでACS回路5は、シンボル時刻ごと に、トレリス線図にしたがって、ブランチメトリック生 成器4の出力とパスメトリックレジスタ6の出力とを加 算(Add)、比較(Compare)、選択(Select)することによ り、比較して選択したn状態のパスメトリック値とn状 態の選択情報とを出力する。また、トレースバック回路 48は、パスメモリ制御信号をパスメモリ7に対して出 力しパスメモリ7からデータを読み出すことにより、 (g-f)シンボル時刻ごとに、最北パス状態検出器9 の出力の状態番号からgシンボル時刻分だけパスメモリ 7を過去に向かってたどっていき、最後に到達したビッ トから(gーf) ビットを復号データとして出力する。 【0006】さらにこのビタビ復号器59には、受信ク ロックを入力してプランチメトリック生成器4、ACS 回路5、パスメトリックレジスタ6、パスメモリ7及び トレースバック回路48に供給するための入力端子52 と、パケットデータ開始パルスを入力して制御回路50 に供給する入力端子14と、パケットデータ終了パルス を入力しれ制御回路50に供給する入力端子15と、が 設けられている。制御回路50は、セレクタ3に対して セレクト信号を出力し、パスメトリックレジスタ6にパ スメトリックセット信号を出力し、トレースバック回路 48にトレースバック開始信号を出力するものである。 さらに制御回路50は、パケットデータ開始パルスによ って、パスメトリックレジスタ6の状態番号"0"に高 いパスメトリックを与え、他の状態番号には、すべて同 じ低いパスメトリック (例えば、0) を与えてビタビ復 号を実行させ、パケットデータ終了パルスが入力される と、セレクタ3の出力を"000"データの組に切り替 え、ビタビ復号を実行しながら、最尤パス状態検出器9 の出力が状態番号"0"になると、ブランチメトリック 生成器4、ACS回路5、パスメトリックレジスタ6及 び最尤パス状態検出器9の動作を停止させ、状態番号 "0"の最尤パスに連なる系列からトレースバック回路 48にトレースバックを実行させるように構成されてい

【0007】次に、この従来のパケットデータ処理用の ビタビ復号器59の動作について説明する。ここでは、 説明を分かりやすくするために、符号化率R=1/2、 拘束長K=3の場合について考える。

【0008】まず、このビタビ復号器と対になって使用される送信側の符号器について説明する。送信側では、図2に示すような3段のシフトレジスタ20と排他的論理和(ExOR)ゲート21,22で構成される畳み込み符号器23により符号化される。シンボル時刻ごとに入力データ系列が入力端子24からシフトレジスタ20に入力し、シフトレジスタ20の指定された各段の出力が排他的論理和ゲート21,22で論理処理され、出力端子25,26から、それぞれ、Pデータ、Qデータとして出力される。シフトレジスタ20は、リセット信号を与えることによってリセットされるように構成されている。

【0009】図3に示すd個のパケットデータi, i, …, i を 量み込み符号化する場合、一般的に、データi, が入力する前に畳み込み符号器23をリセットする。つまり、シフトレジスタ20の各段の中身を"0"にする。また、最後のパケットデータi, がシフトレジスタ20に入力した後に、(拘束長—1)個の"0"データを入力する。ここでは、拘束長が3なので、2個の"0"データを入力する。図3では、畳み込み符号器23のPデータ及びQデータ出力を、それぞれ、Pi, P2, …, P4, P41, P42及びQ1, Q2, …, Q4, Q41, Q42と表している。

【0010】畳み込み符号器23の出力、すなわちPデータ及びQデータは、伝送され、図9に示すビタビ復号器59に入力する。その際、Pデータ及びQデータが伝送路で生じた雑音よりどのように変わっているかをビタビ復号器59に伝えるために、軟判定表現されている。図4は、"0", "1"に対してそれぞれ3ビットで軟判定表現を行ったものを示している。

【0011】次に、<u>図9</u>に示す従来のビタビ復号器59の動作について説明する。

【0012】<u>図5</u>は、畳み込み符号器23をトレリス表現した図である。図示左側の{0,0}, {0,1},

{1,0} 及び {1,1} は、 {a,b} すなわち畳み込み符号器23のシフトレジスタ20の初段及び2段目の内容を示したものである。ここでa,bは、それぞれ、シフトレジスタ20の初段と2段目の各1ビットの内容を表わす変数である。また、{0,0},{0,1},

{1,0} 及び {1,1} の右側にある矢印の横の値は、(a×2+b) を計算した値であり、今後、この値を状態番号と呼ぶ。

【0013】図5に示すトレリス図を簡単に説明すると、状態番号0の時、畳み込み符号器23に次に入力されるデータが"0"の場合には、状態番号0に遷移し、Pデータ及びQデータの出力値として"00"(状態番号0から状態番号0へ遷移する矢印の上に示した値)を出力する。状態番号が0で、入力されるデータが"1"の場合には、状態番号1に遷移し、Pデータ及びQデー

タの出力値として"11"を出力する。他の状態番号の場合においても、畳み込み符号器23に入力するデータに応じて遷移先が決まる。それらの時のPデータ及びQデータの出力値が、遷移を表わす矢印に付記されている。ビタビ復号器59は、このトレリス表現された図にしたがって、復号処理を実行する。

【0014】ビタビ復号器59においてパケット開始パルスが制御回路50に入力すると、制御回路50は、パスメトリックセット信号をパスメトリックレジスタ6に出力する。パスメトリックレジスタ6は、この信号により、状態番号0のレジスタに高いメトリック(例えば、64)を与え、状態番号1,2,3のレジスタには、メトリック0を与える。このとき制御回路50は、セレクタ3が受信軟判定PデータQ及びデータの組を選択して出力するように、セレクタ3に対するセレクト信号を設定している。

【0015】まず、P., Q.に対する軟判定データが、 入力端子1、2よりセレクタ3を通ってブランチメトリ ック生成器4に入力すると、ブランチメトリック生成器 4は、(軟判定P₁, 軟判定Q₁) に対して、その時の送 信データの組(P,Q)が(0,0), (1,0), (0, 1), (1,1)であったとした場合の確からしさ、す なわちブランチメトリックを各々算出する。(軟判定P 」, 軟判定Q」) に対して、送信データの組が(0,0)で あるときのプランチメトリックをえる、送信データの組 が(1,0)の時のプランチメトリックを λ,、送信デー タの組が(0,1)の時のブランチメトリックをλι、送 信データの組が(1,1)の時のブランチメトリックを λ₃とする。ブランチメトリック生成器4は、このλ₀, λ1, λ2, λ3をΑС S回路 5に出力する。このとき、 図6に示すように、時刻moでの各状態番号0~4のパ スメトリック値を、それぞれ、 $\Gamma_0(m_0)$, $\Gamma_1(m_0)$, Γ 2(mo), Γ₃(mo)とする。実際には、メトリックセット したばかりなので、 $\Gamma_0(m_0) = 64$, $\Gamma_1(m_0) = 0$, Γ $_{2}(m_{0}) = 0$, $\Gamma_{3}(m_{0}) = 0$ となっている。

【0016】パスメトリックレジスタ6は、この Γ_0 (m0), Γ_1 (m_0), Γ_2 (m_0), Γ_3 (m_0)をACS回路5に出力し、ACS回路5は、 \overline{M}_0 (m_0)をACS回路5は、 \overline{M}_0 に示すトレリス表現に基づいて、演算を実行する。以下、この演算について説明する

番号0のパスメトリック値 「い(mi)として、パスメトリ ックレジスタ6に格納する。同時に、選択された方の枝 値(図6で実線で示した方が選ばれると"0"、破線で 示した方が選ばれると"1"である)を、時刻miの状 態番号0の枝値So(mi)として、パスメモリ7に格納す る。以下、時刻 m_i のパスメトリック値 Γ_i (m_i), Γ $2(m_1)$, $\Gamma_3(m_1)$ 、枝値 $S_1(m_1)$, $S_2(m_1)$, $S_3(m_1)$ を同様にして求め、それぞれ、パスメトリックレジスタ 6、パスメモリ7に格納する。ここでパスメモリ7は、 (f+g) 時刻分の枝値情報が格納できるメモリ容量を 持つものとする。また、ACS回路5は、時刻miの求 めたパスメトリック値 $\Gamma_0(m_1)$, $\Gamma_1(m_1)$, $\Gamma_2(m_1)$, Γ₃(m₁)をパスメトリックレジスタ6に出力すると同時 に、最尤パス状態検出器9にも出力する。これで、時刻 miでの一連の処理が終了する。以後、この一連の処理 のことをACS処理と呼ぶ。

【0018】次の軟判定P2、Q2データが入力すると、 上記のACS処理を繰り返し実行する。時刻m.での処 理が終わると、制御回路50はトレースバック回路48 及び最尤パス状態検出器9に対し、以下に述べるトレー スバック処理を行うための命令を与える。その結果、最 尤パス状態検出器9は、最尤パスメトリック値Γ $o(m_s)$, $\Gamma_1(m_s)$, $\Gamma_2(m_s)$, $\Gamma_3(m_s)$ の中から、最大 のパスメトリック値を持つ状態番号をトレースバック回 路48に出力する。時刻m₆において最大パスメトリッ ク値をもつ状態番号が"2"であるとすると、トレース バック回路48は、時刻m.において図7の実線で示す 最大パスメトリックをもつ状態番号2に連なるパスを、 パスメモリ7の内容を読み出してさかのぼっていく。ト レースバック回路48は、状態番号2に合流するパスが 状態番号1及び状態番号3のどちらであるかを、パスメ モリ7から、時刻miの状態番号2に格納されているデ ータを読み出すことにより調べ、状態番号1からである ことを知る。以下、同様の操作を繰り返し、時刻m。ま でパスをさかのぼり、最後にパスメモリ7より読み出し たデータから(g-f)個分のデータ(時刻mから時 刻m-nのデータ)を復号データとして、出力端子16 から出力する。以下において、この処理をトレースバッ ク処理と呼ぶ。受信クロックに同期してトレースバック 処理を実行しているときも、ACS処理は受信クロック に同期して実行されている。パスメモリ7は、ACS処 理時の書き込み、トレースバック処理時の読み出しを同 時に行えるものとする。パスメモリ7は、図8に示すよ うにリング構造になっていて、(g+f) 時刻分のメモ リ容量になっているので、ACS処理によって必要なデ ータに上書きされることはない。このあと、(g—f) 時刻分のACS処理を実行するごとに、トレースバック 処理を行い復号データを出力する。

【0019】最後の軟判定P+2, Q+2データが入力端 子1, 2より入力し、ACS処理が終了すると、パケッ

ト終了パルスが制御回路50に入力する。このパルスの 入力により、制御回路50は、"000"データ(ター ミナルデータ)の組がセレクタ3から出力されるように セレクタ3に対するセレクト信号を設定する。その後、 受信クロックに同期して、"000"データの組を、少 なくとも(f+g)時刻分入力し続けなければならな い。この間、出力端子16からパケット最後のデータ i ₄を得るために、前述のACS処理、トレースバック処 理を繰り返し実行することになる。"000"データの 組と説明したが、これは、受信軟判定データとして3ビ ットのものを使用しているからであって、受信軟判定デ ータが例えば2ビットであれば、"00"データの組を 少なくとも(f+g)時刻分入力し続けることになる。 【0020】 "000" データの組を入力し続けなけれ ばならないことについては、例えば、Qualcomm (クゥアルコム) 社製の市販のビタビ復号器LSI (品 名Q1900) のデータブックを参照すると、「パケッ トデータ終了後、103個の"000"データを入力し なければならない。」と言う記述がある。

[0021]

【発明が解決しようとする課題】上述した従来のビタビ復号器には、パケットデータの復号を行わせたときに、パケットデータ終了後に、必ず、(g+f)時刻分の"000"データ(ターミナルデータ)を入力しなければならないので、次に入力するパケットデータは(g+f)時刻分待たされることになり、パケット伝送効率が悪くなるという問題点がある。また、(g+f)時刻分待たずに次のパケットデータを入力すると、前のパケットデータの最後の部分のデータが正しく復号されない。【0022】本発明の目的は、前のパケットデータに引き続いてすぐに次のパケットデータがビタビ復号器に入力する場合であっても、前のパケットデータの最後の部分を正しく復号できるビタビ復号法及びビタビ復号器を提供することにある。

[0023]

【課題を解決するための手段】本発明のビタビ復号法は、受信データを入力し、受信データからブランチメトリックを生成し、ブランチメトリックに対してACS処理を実行して複数状態のパスメトリック値及び選択情報を生成し、選択情報を蓄積し、最大のパスメトリック値に基づいて最北パスを決定し、決定された最北パスに基づき、蓄積した選択情報を過去に向かってたどり復号データを出力するビタビ復号法において、受信データがパケットデータであり、パケットデータの受信中は、当該パケットデータに同期した第1の動作クロックに基づいて、ブランチメトリックの生成、ACS処理、最北パスの決定及び復号データの出力を実行し、パケットデータの受信が終了した時点で、第1の動作クロックより速い第2の動作クロックに切り替え、第2の動作クロックに基づいて、ブランチメトリックの生成、ACS処理及び

最ポパスの決定を実行することを特徴とする。

【0024】本発明の第1のビタビ復号器は、受信デー タとターミナルデータを切り替えて出力する第1のセレ クタと、第1のセレクタの出力が入力し入力データの確 からしさを求めるブランチメトリック生成器と、生き残 りパスの累積メトリックを格納するパスメトリックレジ スタと、シンボル時刻ごとに、ブランチメトリック生成 器の出力とパスメトリックレジスタの出力に基づいてA CS処理を実行し、複数状態のパスメトリック値及び選 択情報とを出力するACS回路と、複数状態のパスメト リック値から最大のパスメトリック値を有する最尤パス を検出する最尤パス状態検出器と、シンボル時刻ごと に、複数状態の選択情報を格納するパスメモリと、(g -f)シンボル時刻ごとに、最尤パスに基づいて、gシ ンボル時刻だけパスメモリを過去に向かってたどってい き、最後に到達したビットから(g-f) ビットを復号 データとして出力するトレースバック回路と、を有し、 受信データがパケットデータであり、パケットデータの 受信中は第1のセレクタによってパケットデータを選択 するとともに、パケットデータに同期した第1の動作ク ロックによってブランチメトリック生成器、ACS回 路、パスメトリックレジスタ、パスメモリ及びトレース バック回路を駆動し、パケットデータの受信が終了した 時点で第1のセレクタがターミナルデータ側に切り替え られ、パケットデータの受信が終了した後は、第1の動 作クロックより速い第2の動作クロックによってブラン チメトリック生成器、ACS回路、パスメトリックレジ スタ及びパスメモリを駆動する。

【0025】本発明の第2のビタビ復号器は、受信デー タとターミナルデータを切り替えて出力するセレクタ と、セレクタの出力が入力し入力データの確からしさを 求めるブランチメトリック生成器と、生き残りパスの累 積メトリックを格納するパスメトリックレジスタと、シ ンボル時刻ごとに、ブランチメトリック生成器の出力と パスメトリックレジスタの出力に基づいてACS処理を 実行し、複数状態のパスメトリック値及び選択情報とを 出力するACS回路と、複数状態のパスメトリック値か ら最大のパスメトリック値を有する最尤パスを検出する 最北パス状態検出器と、シンボル時刻ごとに、複数状態 の選択情報を格納するパスメモリと、(g-f)シンボ ル時刻ごとに、最尤パスに基づいて、gシンボル時刻だ けパスメモリを過去に向かってたどっていき、最後に到 達したビットから(g-f)ビットを復号データとして 出力するトレースバック回路と、を有するビタビ復号器 において、受信データがパケットデータであり、パケッ トデータの受信中はセレクタによってパケットデータが 選択され、パケットデータの受信終了に応じてセレクタ がターミナルデータ側に切り替わるともにブランチメト リック生成器がターミナルデータに対応するブランチメ トリックを設定し、パスメモリが、(2f+g)時刻分

の選択情報を格納するリングメモリである。

【0026】すなわち本発明では、パケットデータの最後の部分をスムーズにあるいは迅速に処理し、すぐに次のパケットデータがビタビ復号器に入力しても前のパケットデータの最後の部分を正しく復号できるようにするため、パケットデータの入力が終わった時点でビタビ復号器の動作クロックを速くし、これによってターミナルデータ分の処理時間を短縮する。本発明では、動作クロックを速くする代わりに、リングメモリとして構成されるパスメモリの容量を大きくし、それとともに、ターミナルデータ(上述の従来の技術における"000"データなど)に対するブランチメトリックは予め分かっているからブランチメトリック生成器がそのブランチメトリックを予め設定するようにしてもよい。

[0027]

【発明の実施の形態】次に、本発明の好ましい実施の形態について、図面を参照して説明する。図1は、本発明の実施の一形態のビタビ復号器の構成を示すブロック図である。ここでは、ビタビ復号器に入力する受信軟判定 Pデータ、受信軟判定Qデータは、それぞれ3ビットであるとする。

【0028】このビタビ復号器 1.9は、受信軟判定Pデ ータ及び受信軟判定Qデータをそれぞれ入力する入力端 子1,2と、入力した受信軟判定Pデータ及び受信軟判 定Qデータの組と"000"データ(ターミナルデー タ) の組とを切替える第<u>1のセレクタ3と、第1の</u>セレ クタ3の出力と各送信データを比べて第1のセレクタ3 の出力の確からしさを求めるブランチメトリック生成器 4と、生き残りパスの累積メトリックを格納するパスメ トリックレジスタ6と、プランチメトリック生成器4の 出力とパスメトリックレジスタ6の出力に基づいてシン ボル時刻ごとにn状態のパスメトリック値とn状態の選 択情報(枝値)とを出力するACS回路5と、シンボル 時刻ごとにACS回路5が出力するn状態の選択情報を 格納するパスメモリ7と、シンボル時刻ごとにACS回 路5が出力するn状態のパスメトリック値の中から最大 のパスメトリックを持つ状態番号を求める最尤パス状態 検出器9と、パスメモリ7内のデータに対してトレース バック処理を行い、得られた結果を復号データとして出 力端子16から出力するトレースバック回路8と、この一 ビタビ復号器19全体の制御を行う制御回路10と、を 備えている。

【0029】ここでACS回路5は、シンボル時刻ごとに、トレリス線図にしたがって、ブランチメトリック生成器4の出力とパスメトリックレジスタ6の出力とを加算、比較、選択することにより、比較して選択したn状態のパスメトリック値とn状態の選択情報とを出力する。 [また、トレースバック回路8は、パスメモリ制御信号をパスメモリ7に対して出力しパスメモリ7からデータを読み出すことにより、(gーf)シンボル時刻ごと

1-

] 1-2

1-3

1-6

に、最大パス状態検出器9の出力の状態番号からョンンボル時刻分だけパスメモリ7を過去に向かってたどっていき、最後に到達したビットから(gーf)ビットを復 サデータとして出力する。ここでパスメモリ7は、(g +f)時刻分の状態情報を格納するだけの容量を有する リングメモリである。

【0030】以上述べた構成は、制御回路10の構成及び機能が若干異なり、またトレースバック回路8に後述するように受信クロックと動作クロックの両方が入力すること以外は、図9に示した従来のビタビ復号器59と同一である。

【0031】さらにこのビタビ復号器19には、受信ク

ロックが入力する入力端子12と、受信クロックより速

い高速クロックが入力する入力端子13と、入力端子1

2に入力する受信クロックと入力端子13に入力する高 速クロックとを切り替えて動作クロックとして出力する 第2のセレクタ11と、パケットデータ開始パルスを入 力して制御回路10に供給する入力端子14と、パケッ トデータ終了パルスを入力しれ制御回路10に供給する 入力端子15と、が設けられている。このビタビ復号器 19では、第2のセレクタ11から出力される動作クロ ックがブランチメトリック生成器4、ACS回路5、パ スメトリックレジスタ6、パスメモリ7及びトレースバ ック回路8に供給されている。入力端子12に入力した 受信クロックも、トレースバック回路8に直接供給され ている。なお、受信クロックが第1の動作クロックに対 応し、高速クロックが第2の動作クロックに対応する。 【0032】制御回路10は、第1のセレクタ3に対し て第1のセレクト信号を出力し、第2のセレクタ11に 対して第2のセレクト信号を出力し、パスメトリックレ ジスタ6にパスメトリックセット信号を出力し、トレー スバック回路8にトレースバック開始信号を出力するも のである。通常時には、第2のセレクタ11が受信クロ ックを選択するように、第2のセレクト信号を出力す る。制御回路10は、パケットデータ開始パルスによっ て、第1のセレクタ3が入力端子11,12側を選択す るように第1のセレクト信号を出力し、パスメトリック レジスタ6の状態番号"0"に高いパスメトリックを与 え、他の状態番号には、すべて同じ低いパスメトリック (例えば、0) を与えてビタビ復号を実行させるように 構成されている。さらに制御回路10は、パケットデー タ終了パルスが入力されると、第1のセレクタ3が"0 00"データの組を選択し、第2のセレクタ11が高速 パルスを選択するように、第1のセレクト信号及び第2 のセレクト信号を設定し、ビタビ復号を実行しながら、 最尤パス状態検出器9の出力が状態番号"0"になる と、ブランチメトリック生成器4、ACS回路5、パス メトリックレジスタ6及び最尤パス状態検出器9の動作 を停止させ、状態番号"0"の最尤パスに連なる系列か らトレースパック回路8にトレースパックを実行させる

ように構成されている。

【0033】このように制御回路10が設定されている ことにより、このビタビ復号器19では、パケット終了 パルスの入力とともに、第1のセレクタ3の出力が、各 3ビットの受信軟判定Pデータ及び受信軟判定Qデータ の組からターミナルデータである"000"データの組 に切り替わり、第2のセレクタ11の出力(動作クロッ ク) が受信クッロクから高速クロックに切り替わり、そ の結果、ブランチメトリック生成器4、ACS回路5、 パスメトリックレジスタ6、最北パス状態検出器9及び パスメモリ7は、高速クロックで動作することになる。 最北パス状態検出器9は、高速クロックの1周期ごと に、現在、最北パスがどの状態番号にいるか調べる。制 御回路10は、最北パスが状態番号"0"になると、ブ ランチメトリック生成器4、ACS回路5、パスメトリ ックレジスタ6及び最七パス状態検出器9の動作を停止 させ、トレースバック回路8を使って、状態番号"0" の最尤パスに連なる系列をパスメモリ7格納されたデー タから読み出して、復号データとして出力させる。 【0034】以上の高速クロック動作により、このビタ ビ復号器19では、パケットデータ終了後のビタビ復号

【0034】以上の高速クロック動作により、このビタ ビ復号器19では、パケットデータ終了後のビタビ復号 処理を迅速に行うことができ、すぐに次のパケットデー タがビタビ復号器に入力する場合であっても、前のパケットデータの最後の部分を正しく復号できるようにな る。

【0035】以下、このビタビ復号器19の動作について、詳しく説明する。

【0036】ここでは、説明を分かりやすくするために、符号化率R=1/2、拘束長K=3の場合について考える。このビタビ復号器19と対になって使用される送信側の符号器は、上述の従来の技術欄で図2を用いて説明したものと同じものである。従来の技術で説明したのと同様に、図3に示すような d 個のパケットデータ i i, i 2, …, i aを畳み込み符号化するものとする。このようなパケットデータの符号化を行う場合、一般的に、最初のパケットデータ i iが入力する前に畳み込み符号器23をリセットし、また、最後のパケットデータ i iがシフトレジスタ20に入力した後に、(拘束長一1)個の"0"データを入力する。ここでは、拘束長が3なので、2個の"0"データを入力する。畳み込み符号器23のPデータ及びQデータ出力を、それぞれ、Pは、P2、…, P4、P4、P4を及びQ1、Q2、…,

Q4, Q41, Q42とする。送信側の畳み込み符号器23の出力、すなわちPデータ及びQデータが伝送され、従来の技術欄で述べたのと同様に軟判定表現され、ビタビ復号器9に入力する。図4は、"0","1"に対してそれぞれ3ビットで軟判定表現を行ったものを示している。また、送信側の畳み込み符号器23のトレリス表現は、従来の技術欄で説明した図5に示す通りのものであり、ビタビ復号器19は、図5に示すトレリス表現に

したがって復号処理を行っている。

【0037】ビタビ復号器19においてパケット開始パ ルスが制御回路10に入力すると、制御回路10は、パ スメトリックセット信号をパスメトリックレジスタ6に 出力する。パスメトリックレジスタ6は、この信号によ り、状態番号0のレジスタに高いメトリック(例えば、 64) を与え、状態番号1, 2, 3のレジスタには、メ トリック0を与える。このとき、制御回路10は、第1 のセレクタの出力が受信軟判定P、Qデータの組とな り、第2のセレクタ11の出力が、受信軟判定P, Qデ 一夕に同期したクロックである受信クロックとなるよう に、第1のセレクト信号及び第2のセレクト信号を設定 している。したがって、ブランチメトリック生成器4、 ACS回路5、パスメトリックレジスタ6、パスメモリ 7及びトレースバック回路8は、受信軟判定P, Qデー タに同期した受信クロックを動作クロックとして作動す ることになる。

【0038】この状態でまず、Pi, Qiに対する軟判定 データが、入力端子1、4よりセレクタ3を通ってプラ ンチメトリック生成器4に入力すると、ブランチメトリ ック生成器4は、(軟判定P1, 軟判定Q1) に対して、 その時の送信データの組(P,Q)が(0,0), (1, 0), (0,1), (1,1)であったとした場合の確か らしさ、すなわちブランチメトリックを各々算出する。 (軟判定P1, 軟判定Q1) に対して、送信データの組が (0,0) であるときのブランチメトリックを λ。、送信 データの組が(1,0)の時のプランチメトリックを λι、送信データの組が (0,1) の時のプランチメトリ ックを λ2、送信データの組が (1,1) の時のブランチ メトリックを2.とする。ブランチメトリック生成器4 は、このえ。、 え」、 え」、 え」をACS回路5に出力す る。このとき、図6に示すように、時刻moでの各状態 番号0~4のパスメトリック値を、それぞれ、Γ o(mo), Γ₁(mo), Γ₂(mo), Γ₃(mo)とする。実際に は、メトリックセットしたばかりなので、 Γ_0 (m₀)=6 4, $\Gamma_1(m_0) = 0$, $\Gamma_2(m_0) = 0$, $\Gamma_3(m_0) = 0$ となっ ている。

【0039】パスメトリックレジスタ6は、この Γ_0 (m $_0$), Γ_1 (m $_0$), Γ_2 (m $_0$), Γ_3 (m $_0$)をACS回路5に出力し、ACS回路5は、図6に示すトレリス表現に基づいて、演算を実行する。この処理は、従来の技術欄においてACS処理として説明したものと同一である。次の軟判定 P_2 , Q_2 データが入力すると、同様にACS処理を実行する。以下同様にして、ACS処理を繰り返し実行し、時刻m.での処理が終わると、制御回路10は、トレースバック回路8及び最尤パス状態検出器9に対し、トレースバック処理を行うための命令を与える。なお、通常のビタビ復号器におけるトレースバック処理のことを通常のトレースバック処理ともいう。

【0040】トレースバック処理を行うための命令が与

えられると、最尤パス状態検出器9は、、最尤パスメト リック値 $\Gamma_0(m_e)$, $\Gamma_1(m_e)$, $\Gamma_2(m_e)$, $\Gamma_3(m_e)$ の中 から、最大のパスメトリック値を持つ状態番号をトレー スバック回路8に出力する。時刻mょにおいて最大パス メトリック値をもつ状態番号が"2"であるとすると、 トレースバック回路8は、時刻miにおいて図7の実線 で示す最大パスメトリックをもつ状態番号2に連なるパ スを、パスメモリ7の内容を読み出してさかのぼってい く。トレースバック回路8は、状態番号2に合流するパ スが状態番号1及び状態番号3のどちらであるかを、パ スメモリ7から、時刻miの状態番号2に格納されてい るデータを読み出すことにより調べ、状態番号1からで あることを知る。以下、同様の操作を繰り返し、時刻m 。までパスをさかのぼり、最後にパスメモリ7より読み 出したデータから(gーf)個分のデータ(時刻mか ら時刻mrのデータ)を復号データとして、出力端子 16から出力する。このとき、第2のセレクタ11は受 信クロックを選択しているから、このトレースパック処 理は、受信クロックに同期して実行されることになる。 また、トレースバック処理を実行しているときも、上述 したACS処理は受信クロックに同期して実行されてい る。パスメモリ7は、ACS処理時の書き込み及びトレ ースバック処理時の読み出しを同時に行えるものであ り、また、上述したように(g+f)時刻分のメモリ容 量になっているので、ACS処理によって必要なデータ に上書きされることはない。このあと、(gーf)時刻 分のACS処理を実行するごとに、トレースバック処理 を行い復号データを出力する。

【0041】ここまでは、上述の従来の技術欄で述べた従来のビタビ復号器と同じ動作である。

【0042】最後の軟判定P_{**}, Q_{**}データが入力端子1, 2より入力し、ACS処理が終了すると、パケット終了パルスが入力端子15を介して制御回路10は、第1のセレクタ3から"000"データの組が出力し、第2のセレクタ11が、入力端子13から入力する高速クロックを動作クロックとして出力するように、第1のセレクト信号及び第2のセレクト信号を設定する。そして制御回路10は、まず、最尤パス状態検出器9の出力が状態番号0かどうかを調べる。もし状態番号0であれば、以下に説明する高速トレースバック処理を実行する。

【0043】高速トレースバック処理では、第2のセレクタ11から動作クロックとして出力されている高速クロックを用い、時刻mezの状態番号0から、パケット終了パルスが入力する直前に最後に通常のトレースバック処理を行って復号データとして出力した時刻の前まで、パスメモリ7より格納されているデータを読み出しながらトレースバック動作を行い、トレースバックで得たすべてのデータを復号データとして、受信クロックに

同期して、出力端子16より出力する。

【0044】ここでもし、最大パス状態検出器9の出力が状態番号0でなければ、ACS処理を1時刻分実行する。このとき、ブランチメトリック生成器4に入力される軟判定P,Qデータの組は"000"である。ACS処理を実行したあと、制御回路10は、最大パス状態検出器9の出力が状態番号0かどうかを再度調べる。もし、状態番号0であれば、上述した高速トレースバック処理を実行し、状態番号0でなければ、再びACS処理を1時刻分実行する。最大パスメトリックの状態番号が0と判定されるまで、この動作を繰り返し実行する。制御回路10は、最大パス状態検出器9の出力が状態番号0を示せば、高速トレースバック処理を実行して、すべての復号データを得る。

【0045】なお、通常のトレースバック処理を実行している途中でパケット終了パルスが制御回路10に入力した場合、一旦、通常のトレースバック処理を停止させ、動作クロックが高速クロックに切り替わったら、再び通常のトレースバック処理を行い速やかに処理を終了させる。その後、制御回路10は、最尤パス状態検出器9の出力が状態番号0かどうかを調べる処理を実行する。

【0046】以上説明したようにこのビタビ復号器19 では、制御回路10にパケット終了信号が入力すると、 第1のセレクタ3の出力が各3ビットの受信軟判定Pデ ータ及び3ビット受信軟判定Qデータの組から、"00 0"データの組に切り替わり、第2のセレクタ11の出 力が受信クッロクから高速クロックに切り替わり、その 結果、ブランチメトリック生成器4、ACS回路5、パ スメトリックレジスタ6、パスメモリ及び最北パス状態 検出器9が、受信クロックより速い高速クロックで動作 することになる。最尤パス状態検出器9は、高速クロッ クの1周期ごとに、現在、最尤パスがどの状態番号にい るか調べる。そして、最尤パスが状態番号"0"になる と、制御回路10が、ブランチメトリック生成器4、A CS回路5、パスメトリックレジスタ6及び最尤パス状 態検出器9の動作を停止させ、トレースバック回路8を 使用して高速トレースバック処理を実行させる。それに より、状態番号"0"の最尤パスに連なる系列が、パス メモリ7に格納されたデータから読み出され、復号デー タとして出力される。この高速クロック動作により、パ ケットデータ終了後のビタビ復号処理が迅速に行われ

【0047】したがって、このビタビ復号器19は、例えば衛星通信や携帯電話のような移動体通信の分野においてパッケト通信用の誤り訂正に使用する場合に、パケットデータの最後の部分をスムーズに復号でき、すぐに次のパケットデータが入力する場合であっても、前のパケットデータの最後の部分を正しく復号することができる。

【0048】次に、本発明の他の実施の形態について説明する。

【0049】上述の実施の形態のビタビ復号器19で は、パケットデータ終了パルスが入力したときには動作 クロックを受信クロックから髙速クロックに切り替えて いたが、受信クロックのままで処理しつつ、前のパケッ トデータに引き続いて次のパケットデータがすぐに入力 する場合であっても前のパケットデータの最後の部分を 正しく復号できるようにすることも可能である。受信ク ロックのままで処理しようとする場合には、"000" データに対するブランチメトリックは既知であるため、 図9に示す従来のビタビ復号器において、ブランチメト リック生成器4が予めん。、ん、、ん、んな設定するよ うにするとともに、パスメモリ7のメモリ容量を(f+ g) 時刻分から(2 f + g) 時刻分に増加すればよい。 ACS回路5、パスメトリックレジスタ6、最大パス状 態検出器9については、図9に示すビタビ復号器59に おけるものと同じ構成とする。このようにすることで、 ビタビ復号器の動作クロックを受信クロックとしたまま で、パケットデータの伝送レートが大きい場合であって も正確にビタビ復号を行うことが可能になる。

[0050]

【発明の効果】以上説明したように本発明は、(1)パケットデータの入力が終わった時点でビタビ復号器の動作クロックを速くし、これによってターミナルデータ分の処理時間を短縮する、あるいは、(2)リングメモリとして構成されるペスメモリの容量を大きし、それとともに、ターミナルデータに対するブランチメトリックは予め分かっているからブランチメトリック生成器がそのブランチメトリックを予め設定するようにすることにより、パケットデータの最後の部分をスムーズにあるいは迅速に処理できるようになり、すぐに次のパケットデータがビタビ復号器に入力しても前のパケットデータの最後の部分を正しく復号できるようなるという効果がある。

【図面の簡単な説明】

【<u>図1</u>】本発明の実施の一形態のビタビ復号器の構成を 示すブロック図である。

【<u>図2</u>】 畳み込み符号器の構成を示すブロック図である。

【<u>図3</u>】送信データ系列と畳み込み符号化後のデータ系列を示す図である。

【図4】 "0", "1" データに対する 3 ビットの軟判 定データを表した図である。

【図6】ACS回路の構成を説明する図である。

【図7】トレースバック処理を説明するトレリス表現図である。


【図8】パスメモリの構成を示す図である。

【図9】従来のビタビ復号器の構成を示すプロック図である。


【符号の説明】

- 1, 2, 12~15 入力端子
- 3, 11 セレクタ
- 4 ブランチメトリック生成器
- 5 ACS回路

- 6 パスメトリックレジスタ
- 7 パスメモリ
- 8 トレースバック回路
- 9 最北パス状態検出器
- 10 制御回路
- 16 出力端子
- 19 ビタビ復号器



[図2]



【図3】

符号器入力デー	· 9												
$i_1 i_2$	ig	ię		•	• •	•	•			iđ	0	0	
符号器出力デー	9												
Pデータ P _i	P ₂	Pa	P4		·	•	•	•	•		Pd	P_{d+1}	P_{d+2}
$Q\vec{r}-\vec{p}Q_1$	Qz	Q	Q		•	•	•	•	•		Q	Q_{d+1}	Q_{d+2}

【<u>図5</u>】




图6






图7]



------ 時刻皿gに最大パスメトリック値を持つパス

[図8]



[図9]

